信息类别
    行业资讯
首页 > 行业资讯  
    讯号由低速趋向高速传输 连接器厂商从无源进入有源互连

    在电信行业采用10 Gbit/s的背板以后,连接器生产商开始面临一系列更为严峻的挑战。他们现在必须充分了解高速连接器与传输通道或链路中的所有元件(如连接器、PC板及收发器)之间的相互作用,以及这种作用对整个系统性能的影响。为了解决这些问题,连接器生产商、半导体厂商和CAD供应商正携手合作,以求共同克服讯号在连接-传输道路上因速度而遭遇的障碍。

    高速连接孕育“有源互连”哲学

    连接器生产商知道,当背板传输速率从2.5Gbit/s向10Gbit/s迈进时,系统设计工程师必须考虑到整个传输链路中的每个元件性能以及它们对系统的作用。连接器生产商考虑了多方面因素对高速互连解决方案的影响,如PC板的材料和厚度、电镀过孔以及接收器件等,以便切实理解并优化整个传输通道。他们开发了各种仿真和建模工具来模仿从半导体器件到底板之间的整个信号通道,并联合半导体厂商,对收发器、连接器和PC板的实际信号传输性能进行模拟。

    泰瑞达连接系统部的开发工程经理Tom Pitten称,工程师必须了解所有元件间的相互关系,并在系统功能、可靠性及成本间作出折衷,以获得最佳解决方案。

    泰科电子公司将这种新方法称为“有源互连”哲学,即,除了通道中所有元件的作用外,工程师还必须同时考虑到影响无源通道的各种因素,如PC板材料的类型及各种钻孔技术。

    芯片技术对连接器的影响受到关注

    过去几年中,信号的偏移、衰减、完整性及串扰等电气特性一直是连接器生产商所关注的设计问题。时至今日,半导体硅的材料及机械特性也变得同等重要。泰科电子公司半导体事业关系部经理John D'Ambrosia说:“由于速度提升,我们必须考虑很多因素。芯片厂商所用的技术对连接器影响颇大。此外,还必须了解电气性能及机械设计等各方面的影响。”

    这一战略导致连接器生产商和半导体厂商间的合作加深。此外,一些连接器生产商还加入了各种标准制订组织,开发用于高速底板的标准测试方法及互联方案,以便保证系统性能并获得2.5 Gbit/s或3.125 Gbit/s以上的数据速率。

    目前多数10Gbit/s的应用基于四个3.125Gbit/s传输速率的通道,而每通道3.125 Gbit/s 与每通道10Gbit/s的互联要求大相径庭。只有理解了以上两点,才会明白这些进展的意义所在。Pitten称,在物理实现时所面临的设计难题恰恰是在3.125 Gbit/s这点上。除此之外还有另一难点:当连接器产业初次从1Gbit/s向10Gbit/s迈进时,OEM曾质疑厂商是否有能力提供正确的测试数据。而连接器生产商目前才刚刚开始将其用于验证的工具,作为测试工具提供给客户。“刚开始,我们不知道哪些测试电路板、测试夹具和测试工具是必须的。”富士通元件美国公司营销总监Bob Thornton说,“除了验证测试数据外,还必须保证提供给客户用于建模的电气仿真模型也能通过验证。”

    优化传输链路进行成本控制

    除了开发精确的测试方案来证明其高速连接器可进行高速数据传输外,连接器生产商还优化了传输链路,以进行成本控制。目前业界最为关注的问题是,在不采用昂贵的高性能材料的前提下,连接器生产商如何尽可能地发挥其标准FR4底板的功能。为了使FR4板得以持续使用并提高铜底板的电气性能,一些连接器公司除了采用新的连接器技术外,还尝试用各种不同的设计技术开发其互连产品,如自适应均衡或前置加强均衡技术。

    称为反钻电镀式过孔的一种方法在过去两年内非常盛行,据称它可减少过孔通道的电容干扰并提高系统性能。一些连接器生产商认为这种技术比较可靠,而泰瑞达等其它公司则专注于改善连接器的可靠性、可扩展性和成本控制。

    除了反射和串扰等传统的连接器指标外,连接器通道性能也变得更为重要。Molex Inc.系统开发组工程经理Gus Panella称,作为传输通道性能的一项指标,位误码率的增大在过去两年内也成为一项关键的待改善因素,连接器与电缆、PC板及硅半导体接口间的通道性能也有待提高。

    多方合作携手打造高速连接互用性标准

    通过合作解决各种与高速背板有关的重要问题,许多主要的连接器生产商与标准制订组织一起开发互用性标准。最近成立的一家组织称为高速背板行动组(HSBI),它致力于简化串连技术开发,这种串连技术可使背板中的数据率达到4.976 Gbit/s至6.375 Gbit/s,传输距离达30英寸。该组织的成员公司来自网络设备、系统、光纤、连接器及半导体等行业。

    FCI全球营销副总裁Bob Pokrzywa表示,HSBI正努力开发一种标准解决方案来满足业界所需的某种互用性。“在选用高速背板连接器时,我们的客户需要一个标准来进行比较。”Pitten称,在考虑2.5Gbit/s和3.125 Gbit/s的速度时,连接器厂商和半导体厂商相互受益良多。他说:“理解了整个背板链路中存在的问题后,半导体公司可以多方改善连接性能。”同时,连接器生产商与半导体制造商和测试设备厂商合作创建了评估或参考平台工具包,以帮助客户验证他们特殊应用中的高速互连解决方案。这些工具包和平台纳入了各种变量,包括PC板材料及厚度、连线长度以及连接器和收发器的类型。

    例如,泰瑞达的连接系统分部和Accelerant Networks Inc.目前正在提供一种6.25 Gbit/s背板参考平台,该平台集成了Accelerant的AN5500五端口、6.25 Gbit/s背板收发器和泰瑞达的VHDM-HSD连接器,后者在FR4背板上的传输距离达32英寸。该方案包括制图、布局、模型和软件工具,可帮助设计者验证、优化和定义背板元件。泰瑞达还与Cadence设计系统公司和赛灵思公司合作,在最近推出了一种Rocket I/O Design Kit的扩展版本,用于Cadence的信号完整性分析工具SPECCTRQuest。这种硬件设计工具包包括一个现场可编程门阵列电路、兼容Xaui的10-Gbit/s背板解决方案和泰瑞达的VHDM-HSD连接器。用户可借助它来仿真和验证每秒千兆比特的系统级互连,以便精确地模仿收发器、PC板和连接器的性能。

    评估工具帮助客户进行系统测试

    “不同的连接器及电路板材料和厚度对系统整体性能的影响也不同,有鉴于此,我们在背板系统中开发了多种用于互连产品的测试工具和参考设计。此外我们还可提供各种测试工具,以便描述与半导体器件的有源连接和无源连接性能。”Pitten表示,他们正在努力开发一种参考平台,从而为客户提供仿真和实际测试所需的所有数据。参考平台还包含可实际测试的物理硬件,以缩短其产品开发周期。他认为,目前没有一种业界标准可以完全描述链接的性能,不过,一些标准技术和眼图分析的确可以帮助评估链接的性能。

    泰科电子也开始提供用于其HM-Zd和MultiGig产品线的评估工具包,以帮助其客户进行自己的系统测试。D'Ambrosia称,这一模型将系统PC板的其它影响也加以考虑。PICMG和VITA均在他们新的高速背板结构中采用了泰科电子的Zd连接器。今年早些时候,该公司与其半导体公司伙伴Gennum共同展示了Z-Pack HM-Zd连接器、印制线路板和Gennum芯片技术,后者串行速率为10Gbit/s,采用标准电路板处理技术,在FR4上传输距离为22英寸。

    完善设计和测试从CAD做起

    除了与半导体生产商合作外,连接器厂商同时明白,他们必须与CAD工具和测试设备厂商一起开发新型测量所需的软件和设备。S参数测量法已在单端领域采用了数年,不过在执行差分S参数测量时设备有局限性。据Panella称,市场上现有的测量设备仅适用于单端测量。

    “这意味着Molex必须进行大量的单端测量和数据分析来完成差分测量。”Panella说,要想有效解决这一问题,就必须开发一种真正的测试方法,为差分测量提供真正的差分驱动器和矢量分析仪。

    此外,高速连接器生产商还面临着另一个挑战,即为电路板生产商提供标准的用于反钻过孔通道的方法。泰瑞达的Pitten称,目前仍没有标准的CAD工具可生成一种电路板设计方案来规范这些过孔并实际进行过孔反钻。“我们必须与CAD工具公司合作,开发用于相关步线的设计软件。”


地址:深圳市光明新区公明李松朗第三工业区  电话:0755-27126133  深圳市永尧电子科技有限公司&深圳市亿达全科技发展有限公司 版权所有